## CURRENT GENERATING CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, **ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS**

Publication number: JP2003150115

**Publication date:** 

2003-05-23

Inventor:

KASAI TOSHIYUKI

Applicant:

SEIKO EPSON CORP

Classification:

- international:

G09G3/32; G09G3/32; (IPC1-7): G09G3/30; G09G3/20

- european:

G09G3/32A

Application number: JP20020223164 20020731

Priority number(s): JP20020223164 20020731; JP20010260115 20010829


Also published as:

EP1288905 (A2) US2003058199 (A1) EP1288905 (A3)

Report a data error here

#### Abstract of JP2003150115

PROBLEM TO BE SOLVED: To provide a current generating circuit which has a simple constitution, improved durability and a low power consumption. SOLUTION: A circuit block C1 generates a sub-current lout1 by appropriately selecting element currents i11 to i14 and i1F in accordance with data (bits) S11 to S14 and S1F. Similarly, a circuit block C2 generates a subcurrent lout2 by appropriately selecting element currents i21 to i24 and i2F in accordance with bits S21 to S2Js4 and S2F. A circuit block C3 generates a sub-current lout3 by appropriately selecting element currents i31 to i34 and i3F in accordance with bits S31 to S34 and S3F. A circuit block C4 generates a sub-current lout4 by appropriately selecting element currents i41 to i44 in accordance with bit S41 to S44. Then, these sub-currents lout1, lout2, lout3 and lout4 are combined to generate a main current lout.



Data supplied from the esp@cenet database - Worldwide

### (19)日本国榜的才(JP)

# (12) 公開特許公報(A)

(山)特許出版公園發导 **特開2003-150115** (P2003-150115A)

(43)公開日 平成15年5月23日(2003.5.23)

61) M.C.C.* 609G	8/80	教別配写		FI Gos	G 2/30			です( <b>多数</b> ) あこの80
	3/20	611 612			3/20		K' 811A 812F	3 7 5 1 194 3 <b>125</b> 13
		622	****	未解决	<b>解水理の販</b> 注	OI.	822Q (全18頁)	<b>建筑</b> 百二种〈
(21)出職部行	, s	<b>特欄2002—223164(P2002</b> -	-223(64)	(71) H			20. 10. 10. 10. 10. 10. 10. 10. 10.	
(220)田曜日		平成74年7月81日(2002)?	EI)	or vinces	MOROSE		ソン株式会社 西新餐 3.丁目 -	<b>卷</b> 1号
(31) 概念推注 (32) 概先日		特爾2001—280115(P2001— 平成13年8月28日(2001.8.		(72) 9	na sa sadan - intra labah da da		karistesa Karin	\$5 <del>17</del> 27 21

平成73年8月28日(2001.8.29)

日本 (JP)

一二プノン株式会社内 (74)代對人 100095728 **非理士 上前 游漫 (外2名)** F3-A(P4) 5000 AA00 BB05 D028 B29 FF11 CC12 1102 1109 1104 1106 KKD7 KK43 KK47

(54) 【発明の名称】 電域生成回路、半導体象像回路、電気光学設度および電子機器


### (57) [要約]

(28) 任先押主要司

【課題】 構成がシンプルで耐久性に停行。かつ、消費 電力の少ない電流生成回路を提供する。

【解決手段】 回路プロックCTは、要素電流/LJ~11 4. 川をデータ (ビット) SIIーSI4、SIF EDD L Time 宜選択することによって副電流 Louf 7 を生成する。同 様に、回路プロックC2はご要素電流i21~i24にf2F を、ビットS21~S2Js4)S2Fに応じて通査運択すること によって副電流 four 2 を生成し、回路ブロックC3 は、要素電流191~194、19Fを、ヒット991~994、89F/ユ 応じて適宜選択することによって副電流 Lout Sを生成

L. 回路プロック C4 は、 五素電流は1~(24を) ビット ※841〜844に応じて適宜選択することによって副電流 1700 14を生成する。そして、これらの副電流(auth) Fou t2、 lout3、 lout4を合成して、主電流 loutとす ō.



【持許請求の範囲】

【諸求項 1】 独数の要素電流の中から、入力されるディジタルデータに応じた要素電流を選択することにより 副電流を出力する回路ブロックの複数個と、

新記劇電流を合成することにより主電流を出力する合成 回路とを備えることを特徴とする電流主義回路。

【詩求項2】 詩求項3に記載の電流生成回路におい で

一の回路プロックは、耐記組数の要素電流の4々を、き れて打利得係数の異なるトランジスタにより生成することを特徴とする電流生成回路。

「諸・北京 3] 諸・北京 2 に記載の養流生成回路におい

前記ドラブジスタには、その利得深数の比が二進加量と なる組み合わせのものが含まれることを特徴とする電流 生成回路。

【語求項 4】 語求項2または3に記載の電流生成回路 において。

が記すうシジスタの各々は、電界効果形トランジスタで ※あ想。

ーの回路プロックにおけるドランシスタのガード電極に は、共通の幸雄電圧が供給されることを特数とする電流 生成回路。

【諸求項5】 副電流を生成する回路ブロックの損数値 ビ

各回路プロックにより生成された副電流を各成すること により主電流を出力する合成回路とを備え

回路ダロックの各々は、入力されるティジタルデータが 取り得る範囲を分割した範囲の各々に割り当てられ、 一の回路フロックは、

ディジタルデータの値が該回路プロックに割り当てられ、 た範囲以下である場合、味ぜ口の副電流を生成し、

・ディジタルデータの値が該回路プロックに割り当てられ。 ・た範囲にある場合に該ディ・ジタルデータに応じて轄道線。 特性にで副電流を生成し、

ティジタルデータの値が該回路プロックに割り当てられた範囲以上である場合。該一のプロックに対して上位側に隣接するプロックに割り当てられたディジタルデータの範囲の最低値に相当する副電流を生成することを特徴とする電流生成回路。

【語求項 6】 回路プロックにおける時直線特性を、各回器プロックに対し個別に設定可能とすることを特徴とする話求項 5に記載の電流生成回路。

【請求項7】 請求項1かららま交のいずれかに記載の 電流生成回路において、

前記主電流の不限値を規定するオフセット電流経路を備えることを特徴とする電流生成回路。

【諸求項8】 請求項1から7までのいずれが上記載の 電流生成回路を集務化したことを特徴とする半導体集積 回路。 [請求項9] 複数の走空線と、複数のデータ線と、前記走空線を駆動する正空線駆動回路と、前記テータ線を駆動するデータ線駆動回路と、前記走空線および前記テータ線の交差部に配置される電気光学素子とを備える電気光学装置であって、

・前記データ終駆動回路は、請求項1から7までのいずれ がに記載の電流生成回路による 主電流を一のデータ時に供給することを特徴とする電気 ・光学装置。

【請求項 TD】 請求項句に記載の概念光学装置において

が記載点光学素子は、電流によって駆動される機能動業 子であることを特徴とする電気光学装置:

【請求項11】 請求項10に記載の電気光学装置にお 以文

前記被駆動素子は、有機エレグドロルミネシセンス素子 であることを特徴とする電気光学装置。

【請求項1を】 請求項11に記載の無気光学装置であって。

が記文主りからデータを訪み出して、前記ディジタルデータとして前記データ禁駆動回路に供給する制御回路と を備えることを特徴とする電気光学装置。

【論求項1/3】 請求項目から1/2法でのいずれかに記 数の要象光学装置であって。

動作の基準となる基準動作信号を供給する発振回路を有することを特徴とする電気光学装置。

【請求項14】 請求項8から13までの(いずれかに記 戦の電気光学装置が実装されたことを特数とする電子機 器。

【発明の詳細な説明】

[00001]

【発明の属する技術分野】本発明は、例えば有機EL 《Efectronic Luminescence》パネルなどの表示パネルの駆動に用いられる電流生成回路に関し、特に表示パネルにおいて輝度を指示するディジタルデータに対して非線形特性の電流を生成する電流生成回路に関する。

[00:02]

【従来の技術】一般に、液晶パネルでは、画案における 暗調(輝度)の変化は、画案に印加される電圧に対して 比例する関係にはない。このため、液晶パネルでは、駆動するに関して、観形で指示される画素の暗調(一般に は、ディンタルデータで規定される)に対し非線形特性 の電圧を出力し、にれにより、見た目の暗調変化がは形 となるような構成となっている。一方で、大間の視覚特 性は対数的または指数的な性質を持つことが一般に知ら れており、暗調としての輝度が鎮形的に変化していて も、人間の目にはそれが鎮形的に変化しているようには 感じられないことがある。こうした事情から、電気光学 装置においては対数的または指数的な暗調特性を持たせることにより、人間の見た目としての観形特性を得るといったことがしばしば行われる。こうした一連の処理を称してY補正と呼ぶことがある。

【0003】近年、有機日にパネルが、次世代の表示パネルとして注目されている。この理由は、有機日にパネルにおいて電気光学素子として用いられる有機日上素子が単に光の透過量を変化させる液晶素子とは異なり、それ自体が発光する自発光素子であるからである。このため、有機日にパネルは、液晶パネルよりも視野角が広く、高コントラストであり、応答速度が速いなどの使れた特性を有する。

100041 ここで、有機に上来子は、毎日部動型の液晶素子をは異なり、いわかる電流駆動型の素子であるため、駆動に関しては、画素の路側に応じた毎圧ではなく、電流を生成する必要がある。このような電流を生成する電流生成回路の従来例としては、例えば、図24に示されるような構成が挙げられる。この図において、乗流生成回路は、画素の路調を指示する6ビットのディジタルデータ(20~15)の各々に応じて、ドランジスタ20 を一20 fを、それぞれスイッチングすることによって要素電流 i1~16を選択するとともに、選択した要素電流を合成して暗調に応じた電流1のitを得る。という電流加速型ログスコンバータである。

[0005] 【発明が解決しようとする課題】 しかしなから、 有機 日 L素子に対しても、液晶と同様に、対数的または11数的 では問題特性を持たせるという意味でのデ補正が必要とな るが、図24に示した電流生成回路では、画素の暗調を 指示するちピットのディジタルデータに対して待られる。 出力電流が線形特性であるため、このままでは、十分な ※ 補正ができない。このような電流生成回路を用いて非 森形特性の電流を生成するには、例えば、複数の電圧源 。を子の用意して、トランジスタ2の音光2013のゲート 電流を個別に刺繍する仕組みが必要となるが、この仕組 みでは、 階調の数が増加するにつれて必要な電圧源の数 も増えるので、回路構成が複雑化する。一般に、電圧速。 の数が増えると、毎圧生成に伴い消費される重力も増大 ずるので。モバイル型のパーツナルコンピュータや、規 **帝電話機などの低消費電力が強く求められる電子機器へ** の適用が期待される有機 日に営ネルには、上記仕組み は、必ずしも好ましいとは言うことができない。《本発明 は、このような事情に鑑みてなされたもので、その目的 とするところは、回路構成がシンフルで、かつ、消費電 力が少ない電流生成回路を提供することにある。

【課題を解決するための手段】上記目的を達成するため に、本発明は、抜数の要素電流の中から、入力されるディンなルデータに応じた要素電流を選択することにより ・到電流を出力する回路プロックの抜数個と、対記副電流

[0006]

を合成することにより主電流を出力する合成回路とを備えることを持数とする。ここで、一の回路プロックは、 前記複数の要素電流の各々を、それぞれ利得係数の異なるトランジスタにより生成することが好ました。また。 前記トランジスタには、その利得係数の比が二進加重となる組み合わせのものが含まれることが好ました。さらに、前記トランジスタの各々は、電界効果形トランジスタのケート電極には、共通の差準電圧が供給されることが望ました。

[00.07] 同様に、生記目的を達成するために、本発明は、創電流を生成する回路プロックの報数個と、各回路プロックにより生成された創電流を合成することにより主電流を出力する合成回路とを備え、回路プロックの名々は、入力されるティンタルデータの取り得る範囲を分割した範囲の各々に割り当てられ、一の回路プロックに割り当てられた範囲以下である場合。歴ゼロの副電流を生成し、ディジタルデータの値が該回路プロックに割り当てられた範囲にある場合。医ディジタルデータに応じて略直接を特性にて創電流を生成し、ディジタルデータの値が該回路プロックに割り当てられた範囲以上である場合。医デのプロックに割り当てられたディンタルデータの範囲の最低値に相当する副の電流を生成することを特徴とする。

【DOOS】ここで、回路ブロックにおける略直線特性を心を回路ブロックに対し個別に設定可能とすることが。好ましば、また、対記主電流の下限値を規定するオフセット電流経路を備えることも好ましば、電流生成回路を発試化することも好ましば。

たののののうさらに、複数の走査線と、複数のデータ線と、前記走査線を駆動する走査線服動回路と、前記テータ線を駆動するテータ線駆動回路と、前記走査線および、前記データ線の交差部に配置される電気光学素子とを備える電気光学装置であって、前記データ線駆動回路は、上記電流生成回路を含み、移電流生成回路による主電流を一のデータ線に供給することが好ました。このような電気光学装置において、前記電気光学素子は、電流によって駆動される狭駆動素子であることが行ました。なお、前記被駆動素子の一記様としては、有機エレクトロルミネッセンス素子である。

【900.TO】 電気光学装置にあっては、新記有機エレクトロルミネッセシス素子の輝度階調を規定するデータを記憶するメモリと、新記メモリからデータを読み出して、新記ディンタルデータとして新記データ線駅動回路に供給する制御回路とを備えることが好ましば、また上記電気光学装置であって、動作の基準となる基準動作。信号を供給する発掘回路を有することも好ました。さらに、電子機器は、このような電気光学装置が実装されたことが望まして、

#### [0011]

【発明の実施の形態】以下、図面を参照して本発明の実施形態について説明する。図1は、実施形態に係る電気光学装置の概略構成を示すプロック図である。この図に示されるように、実施形態に保る電気光学装置 1000は、複数の本の走査は102と複数n本のデータは100を過程されるとともに、その交差部分に画素回路110を確える表示パネル1と、四本の走査は102の各々を駆動する走査機能動回路2と、内本のデータは104の各々を駆動するデータ機能動回路3と、表示すべき画像の画素種展階調を規定するディジタルデータDPMを記憶する表ののメモリイと、各部を制御する制御回路5と、各部を同期動作させるための基準信号や制御信号がとを生成する発掘回路5と、各部に電源を供給する電源回路7とを含んで構成されている。

【ロロ12】このうち、メモリ4に記憶されるディジウ。 ルデータDpixは、コンピュータなどの外部機器が合供 拾されるととも仁、画素回路110に含まれる有依日と、 **素子の輝度を、画素回路するの毎に規定することで、** 本実施形態では説明の便宜上、ディンタルデータ Op ix そ6ビントとして、1画表もたり [0] から 16:3] ま でのち4 (2の6乗) 暗調を表現するものとする。 【0013】一方。走查線駆動回路2は、走查線102 を1本ずつ順番に選択するための走査信号 Y 1、 Y 2。 Y3、…、Ymを生成するものであり、詳細には、図3 に示されるように、1垂直走査期間(11日)の最初のク ペイミングから、 す米平走査期間 (\*10H) / 信相当する値の パルスを1行目の走査袋1.02に走査信号Y1として供 給し、以降、このバルスを順次シフトして、2、3、 …、m行目の走査線102の名々に走査信号Y2、 B、・・・、Ymとして供給する。ここで、一般的に)(† は、1515mを満たす整数)行目の走登録102に供。 給される走査信号YIがHレベルになると、当該走査協 102が選択されたことを示す。また、生在体配的回路 をは、走査信号や1、イ2、イ3、…、イ州にくわえ で、その論理レベルを反転した信号を、それぞれ発光制 御信号Vel、Ve2、Ve3、W. Wemとして生成 して、表示パネル1に供給するが、図1においては図示 を省略している。

【00349】データ築駆動回路3は、単件の特徴部分である電流生成回路をデータ線103年に有し、選択された主査線102に位置する画集回路3109年かに対し、時間輝度を指示する電流を、データ線104を介して与えるものである。詳細には、データ線駆動回路3は、例えば、メモリ4から試み出されたディンタルデータに応じた電流を電流生成回路によって生成し、当該電流を、選択された主査線102に位置する画素回路130の各分にデータ線104を介して与えるものである。なお、電流生成回路の詳細については後述するものとする。

【00.15】 熱海回路 5は、走登4年動回路 2013 6走 登4.102の選択を制御するとともに、この選択に同期してメモリ4からディジタルデータを読み出して、データ4年動回路 31に供給する。したがって、選択された走、登4.102に位置する画素回路 1.10には、その有様にし来子の輝度に応じた電流がデータ44.04を介して与えられる様成となっている。

(0016)なお、電気光学装置100におりる符号1 一7の有要素は、それぞれが独立した部品により構成される場合や、一部または全部が一体となって構成される場合(例えば、走査鎮駆動回路でおよびデーのQQを動回路 3が一体となって集積化される場合や、表示パネルコを除く要素の一部または全部をプログラマブル・Cチップで構成するどともに、これらの要素の機能を、当該1 Cチップに書き込まれたプログラムによりソフトウェア・的に実現する場合)など、実際には様々な形態で製品化され得る。

【9017】次に、電気光学装置了00における画素回路110について説明する。図2は、その構成を示す回路図である。なお、すべての画素回路110は、互びに再構成であるが、ここでは主管信号を一般化して説明するために、17目の主管線102と、ある一列のデータ104との交差部分に設けられる画素回路110について説明することにする。

【100.18】 この図に示されるように、販売査録102 と設テータ数104との交差部分に設けられた画素回路 1寸04に、中国の意味ドランジスタ(Thin Film Fran Sistor、以下「下下工」と省略するか、1402、110 4、寸10.5、1108と、産量素子1120と、有機 E上素子1130とが構えられる。このうち、ロチャネ ル型のエドサ1102のソース電程は、電源における高 位側の電圧Vddが印加された電源数109に接続される示方、そのドレイン電程は、ロチャネル型エドエ1106のド レイン電程およびロチャネル型エドエ1106のド レイン電程およびロチャネル型エドエ1106のド レイン電程およびロチャネル型エドエ1106のド レイン電程およびロチャネル型エドエ1106のド

[0019] 吾里未子1120の一端は、上記电遊録109に接続される一方。その他端は、エドエ1102のケート電極およびエドエ1108のトレイン電極にそれでれ接続されている。エドエ1104のケート電極は走査線1102に接続されている。また、エドエ11108のゲート電極は走登線102に接続されている。一方。エドエ1106のゲート電極は、発光制御線108に接続されたのソース電極は、有機に上来子1130の陽極に接続されている。ここで、発光制御線108については、走査線駆動回路2による発光制御線108については、走査線駆動回路2による発光制御信号Ve1が供給される。また、有機に上来子1130については、現極と陸極の間に有機に上層が挟持されて、順方向電流に応じた理度にて発光する構成となっている。なお、有機に上来

子1130の陰極は、画素回路110のずべてにおたって共通の垂径であり、電源における低位(基準)電位となっている。

【0020】このような構成において、走査線 102に 供給される走在信号 Y\*1がHレベルになると、n チャネ ル型下下1108が、ソース便保およびトレイン电程 の間において等値(オン)状態となるので、TFT11 02は、ゲート単位と下レイン电程とが互いに接続され たダイオードとして機能する。走査線 102に供給され る走査信号 Y 「がHレベルになると、n チャネル型TF T1104も、TFT110.8と同様に挙通状態となる ので、結局。電流生成回路 30による電流 100+が、電 通線 109→BFT1402→TFT1104→データ 独 104という経路で流れるとともに、そのときに、T FT1102のゲート電極の電位に応じた電荷が容量素 子1120に亜鉄される。

【DO 2 1】 主要信号字】が止し入ルになると、下FT 1 1.0 年、1108 はともに非英道(オフ) 状態となるが、 容量素子1120における電荷の番枝状態は変化しないので、下F11102のゲート電極は、電流 Foutが流れたときの電圧に保持されることになる。また、 走 査信号字 1が止してルになると、 発光制御信号マミ 1が 出してルとなる。このため、n チャネル型の下FT1105がオンし、下FT1102のソース・ドレイン間には、 そのゲート電圧に応じた電流が流れる。 詳細には、この電流は、電源第109→下FT11102→下FT1100→有帳FL素子11300は、 診電流値に応じた理、 度で発光することになる。

【0022】ここで、有機をしま子11.30に流れる種、流値は、TFT1102の第一ト電極における電圧で定まるが、その第一ト電極の電圧は、日レベルの走査信号によって電流1001がデータ集10.4に流れたときに、容重素子1120によって保持された電圧である。このだめ、発光制御信号Vを1がHレベルになったときに、有機をしま子1130に流れる電流は、面前に流れた電流1001に一致する。したがって、仮に、画表回路110のすべてにわたってTFT1102の特性にバラッキが生じても、各画表回路110に含まれる有機をしま子1130に対し同じ大きさの電流を供給することができるので、該バラッキに起因する表示人うを抑えることが可能となる。

は、そのヤドナ1102のゲード電極は、その有機をL 素子1130の程度に応じた電流 Footが流れたときの 電圧に、客量素子1120によって保持されることにな る。なお、各トランジスタ1102、1104、110 6ご1308のチャネル型は、必ずしも上述した通りで ある必要はなく、実際にはPまたはn.チャネル型を通宜 選択することが可能である。

「〇〇24】次に、本件の特徴部分である電流生成回路について説明する。図4は、データ終駆動回路3に含まれる電流生成回路30の一列分の様式を示すプロッタ図である。この図において、変換回路31.0は、火モリ4(図1参照)から読み出されたちピットのディジタルデータ(05~06)を、1.9ピットのディジタルデータについては、次の4つの组、詳細には、第.1祖として511~514、51年の5ピット、第2祖として521~524、5205ピッド、第3祖として541~5404ピットに、それぞれ大別することができ、このうち、第1祖が回路プロックの1に、第2祖が回路プロックで3に、第4組が回路プロックで4に、第4組が回路プロックで4に、第4組が回路プロックで4に、第4組が回路プロックで4に、第4組が回路プロックで4に、第4組が回路プロックで4に、第4組が回路プロックで5に、第4組が回路プロックで4に、それぞれ供給される。

【0025】変換回路310の変換内容について説明す ると、6ピットのディジタルデータ(00~05)で示され る十進値(05を最上位ビットとする)の阻調が取り得る **範囲は「O」~【53】の54段階であるが、十進値の** 階調が「ロートヤラ」であれば、変換回路370は 図もに示されるようなプロピットのディジタルデータに 変換して出力する。詳細には、階調の「ロ」から「1 5】までの歩進にあわせて、ヒットS11~S14で示される 十進値(\$14を最上位ビットとする)も同じように 「ロ」から「15」まで順番に歩進する一方。他のビッ トがすべて2進で"0"となるように変換される。次 |2: 十進値の階調が「15] ~ [37] であれば、変換 回路させのは、図点に示されるようなできたのディ ジダルデータに変換して出力する。詳細には、階調の 「115」から「31」までの歩進にあわせて、ビットが 1~524で示される十進値(S24を最上位ビットとする) も「ロ」から、「1.5」まで順番に歩進する一方、ビット -\$11~\$14、\$1Fがすべて2進で"1"となり。他のビッ トがすべて2進できるべとなるように変換される。 抗い で、十進値の暗調が「3213~ 『42」であれば、変換 回路3 10は、図7に示されるような19ビッドのディ ジタルデータに変換して出力する、詳細には、階調の T321から T471までの歩進にあわせて、ビット53 l~\$34で示される十進値も「O」から「〒5」まで順番 に歩進する一方。ヒット514~511、615、524~521、525 がすべて名進で共元界をなり、他のデータがすべて名進 で作りたとなるように変換される。そして、生進値の階 調が「48」~「53」であれば、変換回路310は、

図8に示されるような19ビットのディジタルデータに変換して出力する。詳細には、階調の「48」から「63」までの歩速にあわせて、ビット841〜844で示される十進値(844を最上位ビットとする)も「0」から「15」まで順番に歩進する一方、ビット811〜812、81元、821〜824、82元、831〜834、83Fが、すべてを進すが17となるように変換される。

[0026] 図9は、このような変換回路3.16を、論理回路で実現する場合の一例を示す図である。もちろん、このような変換回路3.10については、論理回路ではなく、予め変換内容を記憶したテーブルにより実現しても良い。

20は、野源回路マにより生成された電圧以下一マイか。 らを準電圧V CSTーV CS3もよびV CFTーV CF 4を、それぞれ生成する。ここで、基準電圧生成回路 3 20は、例えば電圧VTがら基準電圧V CST、3V CF 1を、図1のに示されるようなカレントミラー回路により生成する。この図において、カレントミラー回路の入力側には、図1における電源回路マから出力される電圧 V 1が供給される一方、基準電圧V CST およびV CF 1が出力側がら取り出されている。なお、同様なカレントミラー回路によって、電圧V 2から基準電圧V CS 2 およびV CF 2が、電圧V 3がら基準電圧V CF 3が、それまなされる。

【0028】次に、回路プロックの水は、15代ットのディンタルデータ(00~05)で示される十進値の階調 101~「53」のうち、「01~「15] に割り当て られたものであり、その幹細については図すりに示され るように、変換回路310により変換された19ビット のデータのうち、ビットSilでSilで、Silにしたがってス イッチ11e~11d、11eのオンオフを制御して、 FET(Field-Effect Translator)10e~10e~1 103~10+が出力する要素電流がショル。、NFを合 成した副電流(out)を生成する。

【0029】ここで、FETのゲート電格およびワース 電極に一定の電圧を供給した場合にFETに流れる電流 量を利待係数6と定義したとき、FET10が~101 は、利待係数6の比が10がこれのでは、10かって0をのゲート電極には また、FET10を一下0をのゲート電極には 基準電圧VCS1が、FET10で10がでからです。11: 「2: 3: 14: jiF=1: 2: 4: B: 1の関係となる。 なお、回路プロックで1において、FETの構成がFET もの~10をとFET10が一下の対象で構成されているのは、出力電流1のからである。 したがって、原理的にはFET10

t~101のみの構成として、これと同等の機能を看する回路を構成することができる。

【0020】回路ブロックで2は、ディジタルデータ (00~05) で示される十進値の階調 [0] ~ [53] の うち: 「1 51 ~「3 4」に割り当てられたものであ り。回路プロックですと同等である。すなわち、回路ブ ロック 02は、変換回路 3.1 ロにより変換された1.9ビ **サトのチータのうち、ビット521~524、52Fにしたかっ** て要素電流121~124、12Fを適宜選択するとともに、こ れらの選択した要素電流を合成して創電流 Lout 2 を生 成する。回路ブロックO3は、ディジタルデータ (D0~ のな で示される十進値の階調 TOJ~ 「6-3」のうち。 ポ32」で「47」に割り当てられたものであり、回路 プロックCI、C2と同等である。すなわち、回路プロ ックCSは、変換回路 GJ により変換された19 ビット のデータのうち、ビットS31~S34 S3Fにしたがって要 未電流13)~134、13Fを通宜選択するとともに こわら の選択した要素電流を合成して副電流 lout 3 を生成す る。回路プロック C4は、ディジタルデータ(100~05) で示される十進値の階調「ロ」~「ちゅ」のうち、「4 8] - [63] に割り当てられたものであり、回路フロ ック©11におけるスイッチ・11t、FET10e, 10 17に相当するもの(破壊5つア囲まれた回路)が存在し ない点以外、回路プロック C1 と同等であり、ビット54 1~944にしたがって要素電流(41~)44を適宜選択すると ともに、これらの選択した要素電流を含成して副電流! out 4 を生成する。

【ゆり39】ここで、回路ブロックで1」において破線5 Oで囲まれた回路は、野素電流TEを選択するための回 路である。この要衆重流!iFは、ディジタルデータ (05 ~~90)で示される十進値の暗調「16」(当該回路プロ ックは1の上位側に隣接する回路プロックに割り当てら れた範囲の最低値)に相当する副電流(out)を生成す る際に、要素電流111~(14)に加算するために用いられ る公回路プロックでで、03において破線50に相当す る回路についても同様に、要素電流投F、i3Fを選択する ための回路であり、このうち、要素無流i2Fについては 随調「32」に相当する副電流 Lout 2を生成する際 に、要素電流121~124に加算するために用いられ、要素 電流はFについては暗調「48」に相当する副電流「out 8 を生成する際に、要素電流 131~134に加算するために 用いられる。 じだがらて、 階調 「6:4」 が存在しない本 実施形態では、要素電流(21~)24の加算和以上の副電流 leut 4を必要がないので、破職50に相当する回路が 回路ブロック○4において存在しない。

(0.0.3.2.) 回路プロックの1~04により生成された 副電流 | out.1~、(out.4 は、合成電流ライン3.2により 全電流 | tout.として合成されて、この主電流 (tout.が対応 するデータ終 10.4に出力されることになる。

【0033】次に、6ビットのディジタルデータ(00~

n的に対して、主电流(outの値がとのようにして制御 されるかについて説明する。

【ロロ34】まず、ディジタルデータ(DO~D5)が暗調 「ロ」~「15」の範囲にある場合、図5に示されるま きた。ビットstatestalについでは、そのおどットで示さ れる土進値(S14を最上位ゼットとする)が「ロエトル 「15」で順番に歩進するように変換される。このだ の、回路プロックCTにおけるスイッチオイェーイイと がオンオフし、これにより要素重流 111~114が 適宜選択。 されて、副電流 loot 1 が生成される。階調が「ロ」~ [15] である場合、ヒットSIIーSIA以外は、すべて2 進で、10%となるように変換されるので、回路プロック G2。G3、G4におけるスイッチはすべてオフとなる。 結果、創電流 lout2、 lout3、 lout4はいずれもセ 口となる。したがって、階調が「01~「15」の範囲 にある場合の主電流Joutは、回路ブロックCIにおい て要素電流 (11~)(4を適宜選択することによって合成し だ副電流 Lout 1 のみで表現されることになる。

【0035】ディジタルデータ (00~05) が暗調「1 6]。一「3:11 の範囲にある場合。図画に示されるよう に、ビッドSIIーSIA SIFについては、すべて2進て "1"となるように変換されるので、回路プロックで1 におけるスイッチ11e~11d。11eかずべてオン する結果、副電流 Lout 1 は、要素電流 (11~114、11Fの) 加算和で示される最大値となる。 階調が 「16」 -- 「3 1. である場合、ヒット521~524については、その4 ビ ットで示される+進値(S24を最上位ヒットとする)が このため、回路ブロック C2において要素電流121~124 が適宜選択されて、副電流 Lout 2が生成される。ま た、階調が「16」~「3 t」である場合。 ビッドS31 一534、53F、S41~544については、すべて"白"上なる 。ように変換されるので、回路ブロックでBICよる副電流 Liout 3 および回路プロック CAによる副電流 tout A ば、ともにゼロとなる。したがって、階調が行す。61 ~ 「31」の範囲にある場合の主電流「putは、回路プロ ックCZにおいて要素電流121~124を直宜選択すること によって合成した副電流 Lout 212、最大値をとる副電 流 Lout 1 をさらに加えたものとなる。たたし、暗調が 「15」であるとき(回路ブロックの2に割り当てられ ※た範囲の最低値であるとき)に、厳密に言えば、 副垂流 1 not 2はゼロであるので、主要流 Toutは、最大値をとる 副電流しのはすで示されることになる。

[0036] ディジタルデータ (00~05) が暗調「32」 ~ [47] の範囲にある場合。図グに示されるように、ヒット511~514 51F、521~524 52Fにつしては、すべて"1"となるように変換されるので、回路プロックで1による副電流 15001/12 要素電流111~114、12Fの加算和となり、回路プロックで2による副電流 17501 2は、要素電流12~124、12Fの加算和となる。路調か

「32」~「4フ」である場合。ビット\$31~\$34につい ては、その4 ビットで示される十進値(\$34を最上位ビ ットとする)が「ロ」~「151 で順番に歩進するよう に変換される。このため、回路ブロック C3において要 素電流 i31~194が通宜選択されて、創電流 Jou£3が生 成される。なお、路調が「3:2」~(47)である場 合、ビットS41〜S44については、オペで"O"となるよ うに変換されるので、回路プロックC4による副電流T out 4は、ゼロとなる。 したがって、暗調(3.2)~ 「47」の範囲にある場合の主電流Toutは、回路プロ ックC3において要素電流i31~|34を適宜選択すること によって合成した副電流 Lout 3 17。最大値をとる副電 端するot 1、 するot 2の和をさらに加えたものとなる。た たに、暗調が「32」であるとき(回路ブロックで3に 割り当てられた範囲の最低値であるとき)。厳密に言え は、副電流 Liout 3はゼロであるので、主電流 Loutは、 最大値をとる副電流 Jout 7。 Jout 2の和で示されるこ とになる。

【ロロ37】そして、ディジタルデータ (00~05) が開 調「48」~「63」の範囲にある場合》図8に示され るように、ビットSTI~ST4、SIF、S21~S24、S2F、S31 ~634、\$3Fについては、ずべて"4"となるように変換。 きわるので、回路ブロックCIIによる副電流 Lout 1 は、要素電流バルーバス、HFの加算和となり、回路プロ ックC2による副電流 | out 2は、要素電流 [2]~] [24] | | がの加算和となり、回路プロックC3による副電流 lou はGは、要素電流i31~i34~i3Fの加算和となる、指調が [48] ~ [63] T& & & & E9 | S41 | S44 | C54 ては、その4 ビットで示される十進値(\$44を最上位ビ ットとする)が「ロ」~「寸5」で順番に歩進するよう に変換される。このため、回路プロックで4において要 素電流 i41~i44が適宜選択されて、副電流 lout 4が生 成される。したがって、階調「48」~[53]の範囲 にある場合の主電流 Toutは、回路プロックのAにおい で要素電流1413~144を通宜選択することによって合成し た副電流 lout 4 に、最大値をとる副電流 lout 1、 liou t2、「wt3の和をさらに加えたものとなる。たたし、 階調が「48」であるとき(回路ブロックC4に割り当 てられた範囲の最低値であるとき)。 厳密に言えば、副 電流Tout 4はゼロであるので、主電流 Loutは、最大値 をとる副電流:Lout All Fout All Feet Brown たけで示 されることになる。

それぞれ例えば図12に示されるような値をとる場合、 ディジタルデータ(00~05)の階調「G」~ [63]に 対する主電流(outはそれぞれ図13に示される値とな る。また。その暗調/主電流の特性は、図14に示され るように、マ曲線を、4つの直線により模擬したものと なる。

【0039】このような特性となる点について詳述す る。ます、強調が「OJ~「15」の範囲にある場合の 主軸流 Loutは、回路ブロックCTにおいて要素電流(1) ~~114。 ITFを適宜選択することによって合成した副電流 lout」のみとなるので、当該範囲にある場合の主電流 Pour は、当該範囲において暗直線特性となり、その値 きは、基準電圧VOBSE(VISE1)の大きさで定まる。 ことになる。なお、要素電流111、10mの重みはともに 「ゴ」であるので、階調が「16」のときの主電流 1 00 そは、階調が「ロ」~「15」の特性の延長線上にあ る。次に、唯調が「16」~「3.2」の範囲にある場合 の主電流(outは、回路ブロックC1において最大値を とる副電流 Pout はに、回路プロック C2 において要素 》每流121~724、12F左遊宜選択15(T各成15九副電流。Fout 2を、加算した値となるので、当該範囲にある場合の主 電流 Hout は、当該範囲において略直線特性となり、か つ。唯調が「ロ」~「15」の範囲にある場合の略直線 特性と連続性を有することになる。さらに、路調が「1 6」~【3·2】の範囲にある場合における主義流』out \*の値きは、基準電圧VCS2 (VSF2) の大きさで定 でまることになる。なお、要素電流は21/232Fの垂みはとも に「竹」であるので、階調が「82」のときの主電流中 outは、階調が「15」~「31」の特性の延長線上に ある。枝して、階調が「32」~[48]。の範囲にある。 場合の主電流 leutは、最大値をとる副電流 lout T. out 2 に、回路ブロックCBにおいて要素電流i31~i3 4. 13Fを適宜選択して合成した副電流 Inut Bを、加算 した値となるのでの当該範囲にある場合の主電流Jaut 。は、当該範囲において時直接特性となり、。かつ、路頭が 「16」 - 1321 の範囲にある場合の略直線特性と連 **競性を有することになる。さらに、階調が「32」~** 「4.8」の範囲にある場合における主電流 foutの値き は、基準電圧VCS3(VSF3)の大きさで定まるこ とになる。そして、唯調が「48」~ 153] の範囲に ある場合の主電流 Foutは、最大値をとる副電流 Fout 16 Tout 26 Tout 3 日、回路プロックで4 において要 素電流141~144を通宜選択して合成した副電流 Jour 4-を、加算した値となるので、当該範囲にある場合の主電 流(bot)は、当該範囲において略直線特性となり、が つ、暗調が「32」~「48」の範囲にある場合の時直 **染持性と連続性を有することになる。さらに、暗調が** 「4/8」~「6/8」の範囲にある場合における主電流Ⅰ outの傾きは、基準電圧VCS4(VSFA)の大きさ で定まることになる。

[0040] したがって、電圧V1~V4によって、室 準電圧生成回路320により生成される基準電圧VCS 1~VCS4(VCF1~VCF4)の大小関係を操作 すると、階調に対する主電流(outの特性を様々に設定 することが可能となる。例えば、VCS1=VCS2= VCS3=VCS4にすると、主電流 Loutは、図1:5 に示されるように、「O」~「53」の施調の全域に亘って時直線的に増加し、その傾きは、VCS1(=VC S2=VCS3=VCS4)に応じて変化する。また VCS1>VCS2>VCS3>VCS4にすると、主 電流1outの特性は、図15に示されるようなものとな る。さらに、VCS4(=VCS4)>VCS2(=V CS8)にすると、主電流1outの特性は、図17に示 されるようなものとなる。

(0041) なお、基準電圧生成问路320により生成される基準電圧VCS1~VCS4 (VCF1~VCF4)の大小関係を操作するためには、電流回路7による電圧V1~V4を個別に設定すれば良いが、何えば、電圧V1を個別に設定するための構成としては、何えば図18に示される例が単域られる。すなわち、オペアシブ71の出力を、可変技術器73および技術器75を用いて負婦還入力とした構成が一例として挙げられる。他の電圧V2、V3、V4について同様である。なお、この構成においては、可変技術器73における技術値を、手動で調整しても良いし、アプログスイッチによって調整しても良い。

【OU42】 ごのような電流生成回路30によれば、階調に対する主電流の特性を4つの連続する略直線によって表現するので、表示パネル・バミおけるγ特性を、目的や用金に応じて様々な形で模擬することが可能となる。さらに、この電流生成回路によれば、V1−V4の合計4種類の基準電圧とロジック電流電圧とで54種類の主電流1の付を生成することができるので、必要な電圧派の数が非常に少なくて済む。このため、構成がシンフルとなり、低調整電力化が回停するとともに、その耐久性が高のられることになる。

【QQ43】なお、この電流生成回路は、64階間に対応する主電流(out 2 回路プロックC1~C4による4つの副電流(out 1~1 out 4 で合成する様成としたが、回路プロックの数を複やして(1つの回路プロック 所にT101~10分等の数を減して)、より消らかな非数形特性を実現しても良いじ、反対に、回路プロックの数を減して(1つの回路プロックFFT101~10分割の数を増やして)、変換回路の1つにおける変換に要する負担が小さくなるようにしても良い(回路プロックのスイッチのオンオフを規定するテータ複数が少なくなる)。また、上記回路プロックでは、要素電流を生成するのにFFTを使用しているが、バイボーラ型のトランジスクでも構成できることはもちろんである。100441本発明は、上述した実施形態に限られず、

種々の応用、変形が可能である。上述した実施形態では、主電流1 outは、階調が JOJ であるときに最低値としてゼロをとるが(図1 3参照)。図1 9に示されるようなオフセット電流回路 5 1 を別途設けて、電圧VOにより主電流1 outの下限値を規定する構成しても良い。この構成では、オフセット電流回路5 1に流れる電流が、副電流1 out 7 一 out 4 の和にオフセットされて、主電流1 out の最低値をゼロではなく、当該下限値とすることができる。

[0045] 実施形態では、走査線102が選択された。 ときに、当該走査線 102に位置する画素回路 1100 。有機Eで素子が180に流すべき電流をデータ数100 4を介して供給する構成である。ここで、表示パネルイ のサイスが大きくなると、データ領104に寄生する容 量が増大し、これにより、必要な主電流 loutを直ちに 供給することができなくなって、高速駆動が困難とな る、という不都合が発生する。そこで、この不都合を解 う賞するため、例えば図2のに示されるように、データ線: 1/0 年毎にプリチャージ回路 5 8 を設けておれば、この ・プリチャージ回路53は、ゲート電圧Vpreに応じたプ リチャージ電流 Leを流すためのFET 532と、デ タは1 O4に主電流 Lout を流す前に信号 DPにしたがっ でオンして、プリチャージ電流!ゅをデータ線104に 流して、データは104を子めプリチャージするスイッ 、チ534とを含む、このように、主電流1 outを流す前 にデータ繰り、84をプリチャージまると、このようなブ リチャーシ回路53が存在じないときと比較して、テー タ線104に流れる電流が目標とする主電流 Lout」に達 する期間を短くすることができ、したがって、より高速 な駆動が可能となる。

【0046】また。実施形態において、発光制御信号 V e 1、 V e 2、 V e 3、…、 V e mについては、走在線 駆動回路 2が走在信号 Y 1、 Y 2、 Y 3、…、 Y mの論 理 レベルを反転 して供給する構成としたが、別個の回路により供給する構成としても良いし、発光制御信号 V e 1、 V e 2、 V e 3、…、 V e mの アクティブレベル (Hレベル) となる期間を一括して狭める方向に制御する構成としても良い。

【OD 47】以上説明した実施形態に係る電気光学装置 1000は、本件の特数部分である電流生成回路30を、 有機日上パネルのデータ線配動回路圧適用したものであったが。当該電流生成回路については、有機日上パネル・ 以外の表示パネル、例えば、FED(Field Emission Display)などの他の種々な表示パネルにも適用することができる。

【0048】つぎに、実施形態に係る電気光学装置10 のを適用した電子機器のいくつかの事例について説明する。図21は、この電気光学装置109を適用したモット イル型のパーツナルコンピュータの構成を示す斜視図で ある。この図において、パーツチルコンピュータを11 0は、キーボード2102を備えた本体2104と。表 示ユニットとしての電気光学装置100とを備えてい る。

【0049】また、図22位、前述の電気光学装置100で適用した排帯電話機の構成を示す斜視図である。この図において、排帯電話機2200は、複数の操作がタン2202のほか、受話02204、送話02206とともに、前述の電気光学装置100を備えている。

(DOSO) 図23は、前述の電気光学装置100をファインタに適用したディジタルスチルカメラの構成を示す斜視図である。銀塩カメラは、被写体の光像によってフィルムを歴光させるのに対じ、ディジタルスチルカメラ2300は、被写体の光像をCCD (Charge Coupled Device) などの提像素子により光電変換して過像信号を生成・記憶するものである。ここで、ディジタルスチルカメラ2300における本体2302の背面には、上述した電気光学装置1000歳候信号に基づいて表示を行うの

で、被写体を表示するファインタとして機能することに なる。また、本体2302の対面側(図23においては 裏面側)には、光学レンスやCCDなどを含んだ要光ユニラト2304が設けられている。

「CODST」提択者が電気光学装置(CODS表示された 被写体像を確認して、ジャッタボタン2005を押下す ると、その時点におけるCCDの場像信号が、回路基板 2008のメモリに転送・記憶される。また、このディ ジタルスチルカメラ2000にあって、ウース2002 の側面には、外部表示を行うためのビデオ信号出力端子 2012と、データ通信用の入出力端子2014とが設 けられている。

(DO52) なお、電気光学装置100が適用される電子機器としては、図21に示されるパーソナルコンピュータが、図22に示される機構電話機、図23に示されるディジタルスチルカメラの他にも、液晶テレビや、ピューファインダ型、モニタ直視型のビデオテープレコーダ、カーナピケーション装置、ベージャ、電子手機、電車、ワードプロセッサ。ワークステーション。テレビ電話、POS端末、ダッチバネルを構えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置100が適用可能であることは言うまでもない。

[0053]

【発明の効果】以上説明したように本発明に係る電流生 成回路によれば、回路構成をジンプルだし、かつ、消費 乗力を少なく抑えることが可能となる。

【図面の簡単な説明】

【図1】 本発明の実施形態による電気光学装置の構成を示すプロックである。

【図2】 同電気光学装置における画素回路の構成を示

す図である.

【図3】 「周画素回路等の動作を説明するためのタイミングチャートである。

【図4】 同電気光学装置のデータ線駆動回路に含まれ る電流生成回路の構成を示すプロック図である。

【図5】 同電流生成回路における変換回路の変換内容。 を示す図である。

[図5] 同電流生成回路におげる変換回路の変換内容 を示す図である。

「図71 同電流生成回路における変換回路の変換内容 を示す図である。

[図8] 同電流生成回路における変換回路の変換内容を示す図である。

【図 D】 同変換回路の一例を示す図である。

[図1.0] 同電流生成回路における差準電圧生成回路 を示す図である。

【図 1 1】、 同電流生成回路における電流選択回路の構 成を示す図である。

【図 1/2】 同電流生成回路による要素電流の一例を示す。 本図である。

[図1.3] 同電流生成回路による主電流の一例を示す。 図である。

【図 14】 同電流生成回路において階調と主電流との。 特性を示す図である。

【図15】 同種源生成回路において暗調と主電流との

特性を示す図である。

【図16】 同種流生成回路におじて婚調と主種流との 特性を示す図である。

[図 1 7] 同電流生成回路において階調と主電流との一 特性を示す図である:

【図16】 同種語回路における電圧V1等を生成する。 ための一例を示す図である。

【図19】 同電流生成回路の応用例を示す図である。

【図20】 同種流生成回路の応用例を示す図である。

【図2.1】 同電気光学装置を適用したモバイル型のパー マッナルコンピュータの構成を示す斜視図である。

【図22】 同電気光学装置を適用した携帯電話機の様。 成を示す斜視図である。

[図23] 同電気光学装置を適用したティジタルスチルカメラの構成を示す料据図である。

【図24】 従来の電流生成回路の構成を示す図であ

[符号の説明]

CANCA DB 7009

1 out 1~ louf 4 m副電流


1 向计"主电流

\$11-\$14 \$1F, \$21-\$24 \$25 \$31-\$54 \$35 \$41-\$44-- Ev.F

図1)


[图 7 2]

egging antique an accountry




要素權抗	變代也
	.š.
113	6.3
排	12.3
121	4.75
122	n.s
123	p.o
94	38.0
12F	4.75
91	24.13
91	48.25
95	20.6
84	20.0
97	24.12
141	B1 B6
142	22.4
143	248.7
144	483.4






[國3]



[図 f 図]



是例	生唱流	12:11	北西北
-0	0	-32	1000
18	1:5	<b>'33</b> 3	#1 <b>21</b> /1
2	3.02	34	148.5
3	1.5	35	1724
4	6.0.	ઝુક	1865
_ c <b>.5</b>	7.5	\$7	220.B
- 6	<b>3.0</b>	325	244.B
f	106	- 59	200.9
9	12.0	40	293D
9	13.5	41	317.1
10	15.0	42	341.8
1 1	16.5	~43	355.4
12		ar .	3B85
19	18.5	45	413.8
14	20	45	437.8
15	22.5	47	481.6
18	21.0	-18	₹8£.0
57	28.E	44	547.7
'B	59.E	50	806/
9.	28.3	51.	671.0
20:	43.0	112	CI2A
	47.6		794.4
22	22.5	54	<b>256</b> (1
-23	U.2	25	817 d
26	62.0		979.1
- <b>25</b>	68.8	-57	:U41.1
26	71.5	5B	1C23
.27.	76.3		164.3
29	01:0	63	2262
201	85.6	8	1287.8
30	90.5	62	1349.5
31	95.9	53	14112

(図5)

南河	DS	D۲	D3	DS	D1	D.	84	84	584	734	183	53/	133	53	25)	52	52	152	522	S	51	Šī	43135	1231
¢″	E	D,	Ç.	Ç	D	C	0	Ö	0	0	Û	5	Ū	0	7	Đ	¢	Ď	Ĉ	D	ō	C	٥	0 : O
1.	¢	Đ,	ø	ť	8	-1	0	0	O	D	0	3	Ď	o	Э	D	c	D	¢	0	D	è	0	0.1
2	C	D.	Ø	C	1	Ç	O	Ö	0	D	o	3	D	a	Э	D	c	.0	r	Û	0	;¢	0	1 0
3	٤	D	O	C	1	1	O	B	O	D	D.	3	D	a.	Ö	O	C	D,	C	D	ļ.	¢	Ď.	1 1
4	ć	Ď.	Ü	1	0	¢	Q	O	D	D	ō	3	þ	0	2	ø	C	Đ	Ç	¢	D	¢	<b>1</b>	D O
ō	c	ď,	Ü.	1	Û	1	O	Õ	0	D	0	3	D	θ	. 2	O	Ç.	Ū	Ċ	Ū,	D	¢	1	p i
6	Ç	D	Ø		1	Ç	O	D	Õ.	Û	O.	3	D	Ö.	v	0	C	Û	C	Ó	Ū	¢	4.	t p
7	Ç	D.	O	1	1	1	ø	Ø	O.	D	0	4	D	0	Ū.	0	C	D	C	G.	U.	¢	1	
8	Ċ	D.	1	C	0	Ø	10	O.	O	D	D.	3	Ď	Ø.	. 5	0	C	D	C	O,	O.	Ť	ŋ.	Ç. Ü
€:	¢	D.	4	¢	O.	ी	0	Ď.	O	D	Ö,	3	D	ø	Ö,	D	C	Û.	C	Ť.	Ū.	1	D.	1
1D	C	D.	3		4	Ü	O	Q.	O,	D	Ď.	3	3	Ö.	0	Ū	Ö.	Đ.	C	Ÿ.	n	ή.	11	ı U
11	C	Ū.	្ប	€	1	.1	ø	ø	Ò	Ď	O.	1	Ď	Ø.	Ġ	Ď	C	Ď	C	6	n	3	12	្លែង
12	¢	0	3	1	Ď	0	0	0	O	Ď	Ó	3	Э	Ó	Ç	D	C.	U	ij	Ô.	п	7	1 4	Ü
13	C	Q.	4	1	Ð	1	0	Ď.	Ü	Ð	0	3	Ď	Ø.	Φ.	D	C	D;	O	9	Ü	Ĵ	1 1	1
14	C	Ū	1	7	1	0	O	D	D	Ð	O.	3	Э	Ò.	5	0	Ĝ	D.	0	0	דס	11		D
15	C	D.	1	1	1	1	Û	0	D	D	O.	3	3	0	0	D	C.	D.	a	0	D	1	1	î î

(Ø61

福興	35	D4	DO	D2	D1	DO	54-1	SC	502	<b>S41</b>	351	<b>33</b> 4	583	952	531	1521	524	32	622	<b>52</b> 1	84	614	(\$13)	512 £1
ΪĘ	o	j.	Q	>	D	Q	0	D	IJ.	C	0	0	•	Ð	0	n	0	C	D	O.	1	1	10	1:1
16 17	O	Î.	U	3	O.	1	ø	a.	ü	Ľ	Ü	0	U	Ü,	ø	3	O	C	ď.	Ť	1	٦	1	শ্ৰি
¥19	ø	1	u	7	1	Ð	ô	D,	O	C	ô	ď	·O	Ď.	-0	3	D.	G	1	Ū	1	4	100	1 1
19	О	7	U	3	3.	31	r.	Ď.	۵	C	Ö.	0	Ô	Ø.	0	3	D.	٠.	1	1	1	1	1.	4
2D	Ď	1	Ü	i de l'	D	Û	Ö	D	g.	C	0	Ù.	0	Ď	ø	3	ŋ	1	Ç	Ū.	4	1	1	1 1
21	O	*	Ü.	194	D.	1	C	0	D,	C	0	Ð,	٥	O.	n.	1	n.	á.	D.	1	1	1	*	1.44
22	٥	1	Ū		3	a	Q.	D	0	C	0	σ	Ö	Ď.	Ü	0	O.	्रञ्ज	1	D	ā	1	1	વ ુવ
23	Ü	1	O-	1	9	1	C	D.	Ū	c	0	ø	O	Ď	ıi.	0	ŭ.	Ý	1		1	1	1	7 1
24	O	1	1	3	5	0	9	Ď.	D.	C	0	ø	0	Ó.	D	ð.	1,	u.	Ø	0	1	1	1	*L > 1
25	Ď	ŧ.	ា	3	D	1	C	0	IJ.	۶	D.	Ú.	U	Ď.	u	3	1.	O.	Ĺ	1	1	4	40	1 1
28	D	1	1	9		α	£.	D,	0 ;	c	0	Ő.	D	6.	u	0	1.:	C.	4	D.	3	7	1.	a: 1
27	O	i.		đ	1	1	Ç.	D.	D.	c	D.	G,	D	D.	D.	ŋ	1	Ũ	1	1	1	Ť	1	7. 1
29	O	8	1	4	ָם בּ	п	C	74.	D	c	0	O.	O	D.	0	O.	1	1	Đ	D	4	1	1	
29	O	1	1	4	9	1	Ĉ.		O .	C	Ö	O.	0	į.	0	0	1	4	Ð	7	1	-1	1	o :d
90 J	O	1	1	1	*	0	C	D		C	Đ	0.	O	Ū,	Đ	Ū	1	1	1	٥١	1	.1	1	
91	D		1	4	*	4	C.	0	U >	C	D.	Ø.	٥.	Ø.	U	o.	1	1	1	1	1	1	1	1






図 1-8]


(B)2 2)



IB 1.01



(B14)




[図7]

档片	25	D4	D	02	DI	D	*	545	6425	541	33	231	539	35257	32	524	523 E	22 S	181	Fot	4 <b>6</b> " 3 512 51
<b>H2</b>	13	D.	0	3	0	10	Ð	D.	Ū	6	0	0	O	n d	8	7	1	1 1	. 1	1	101.1
93	1	0	0	3	D	1	Э	п	Ò	e.	ũ	0	٥	Ø: 1	1	1	1	1	1	1	1 1 1
84	1	ō.	0	Э.	Ť	C	Э	Ŏ	ŋ	Ċ	D.	0	٥	1 0	₩.	1	À 3	1 1	1	1	1711
35	1	Q.	U	ز	1	1	2	D	<b>a</b>	C	O.	Đ.	Ø	1 1	æ	1	1	1 1	7	1	1 1 1
98	1	Ô	U	7	Ö	·C	÷	0	0	c	0	0	-	$\mathbf{n} \cdot \mathbf{d}$	1	1	1	1 1	1	1	133
37	1	0	D	•	Ø	1	þ	Ü	n i	ć	Ď	0		0 1		1	1	1 1	1	1	7 7 7
36	ĩ	D	ti.		1	C	ð,	Ď	Ù.	C	Ď	Ō.	5.	1 0	. F	1	1	1 1	1	1	1 1 1
38	1	Đ.	Q	. No.	1	1	O	D.	0	C	0	Q.		1 1		1	1	į	1	17	ां अं
4U	1	D.	1	>	0	C	Ö	D	<b>D</b> 1	Ĉ	Ó		O	D (f	ž.	1	1	1 1	1	1	1 1 1
41	1	Q:	4	2	Ď.	Ť	5	Ď.	Ďί	¢	D.	1	Ö	D 1	-	1	1	1	1	1	1-1-1
22	1	D.	4	<b>`</b>	4	C	ð	0	0 (	D.	0	<u> </u>	0	1 0	يَعبد	1	1	1	1	11	1:17 7
43	Ť	0	4	3	1	1	۵	D	0 1	F	0	9 1	٥	1 1	<u>*</u>	1		1	7	1	100
11	1	5	1		0	C.	Ō	0	0 4	G.	D,	3	100 100 100 100 100 100 100 100 100 100	υÜ		1	1	1 1	11	1	1 1 1
45	1	0	ų.		Q.	4	٥	n i	· .	3/ L	D.	4	*	0 - 1	Şwĭ.	1	1 ]	1	9	T	1 1 1
48	1	D.	3	ar .	1	C	٥	Ö,	0 4		0	1	-	1 0	*	1	1 1	1	1	1	3 7 7
47	1	D	1	1	1	1	Č.	D' 1	1 (	:   :	0	9	ŧ.	1 1		1	1 1	(વે)	1	4	1 1 1

re e

Him	Þξ	D4	ΙΧI	אנו	វា។ព	3G	<b>3.4</b>	34.: ñ	à2 5-l	1 33	53	63.	632 53	1621	524	E2:	822	<b>62</b> 1	E BF	F14	<b>5</b> '31	S12 S
48	)	1	Ω	3	0.7	Q.	O	p/n	1 C	1	IJ	-	1, 1	T	٦	-4	1	1	1	1	1	1
ДΒ	1	1	0	•	0=	1	Ō	D . 1	1	Ť	1	ψ,	1 1		1	1	1	1	4	1	1.	1.3
ur au	4	1	p	3	7	a l	Ò	0	C	11	٦	*	1 1	. 10	1	4	1	4	1	1	<b>1</b>	1
51	1	Ü	0	3	1	1	Ö	9.	1 1	1	1	Ş	7	16	1	1		1	1	3	*	1
52	1	1	D	3	0	a	Ž.	1.1	ı c	1	٦		1 1	13	1	1	Ť	1	1	Ą.	1	1 1
63	ŧ	1	٥	1	Ď.	1	0	1	1 1	1	1	. 1	9 1	4	1	1	. 1	1	1	1	ĵ	1 - 1
64	ĭ	1	Ũ.	ĭ	10	0	ō	130	C	1	i)	燕	1:11		1	1	T	1	1	1	1	1
65	1	1	U	1		1	C		1	1.	1	3	3 1	1.	1	j	1	1	ij	7	1	1 1
58	1	1	3	đ	1.1	n	1	3. 1	C	1	Ä		1 1	1	1	•	1	3/	Ĭ	Ĩ	1	1
51	1	1	1	9	3	1	1	<b>5</b> . <i>t</i>	11	4	1	•	1 1	3	7	1	\$	i	1	1	17	ī . j
5B	1	1	į	Ū	Ć I	1	1	2 1	IJ	1	, 1	<b>\$</b> ~~	1 1		1	1	3	1	1	1	1	* ]
5 <b>3</b>	1	1	1	Œ	1. 3		1	3 1	1	1	1	3	1 4		1	Ť	7	7	4	¥	1:	દ 🥞
60	1	1	1	1	5 1	3	1	' 1	۵	1	-9	1	1 .7	3	1	3	•		9	7	1.	1
8	1	1	Ť	1	3		1	. 0	-1	1	1	4	1 1	Ť	7.	1	1		4	1	4	1
62	Î		1	1	ţ	ı J.	1	ar i	Ū	1	1	Ĵ	1.1		4	4	1	*	1	1	18.0	- 4
G3	1	1.2	1	4.	ীটা	Ű já	¥	7. 1	1	1		1	্ৰ	1		4	ī,	*;	ાં	1	1.	- 31





[图 7 6]

